DUALSLEW

Principe de fonctionnement

Mode LOG :
Dans ce mode U1a agit en tant que suiveur de tension (signal de sortie réinjecté dans l'entrée inverseuse) et sert de tampon d'entrée. Considérons que SW1 est sur sa position médiane. Dans ce cas, la tension à la sortie de U1a va soit charger C3 (si cette tension est spérieure à celle aux bornes de C3), soit décharger C3 (si la tension est inférieure à celle aux bornes de C3) au travers de R4 et P1. Plus la valeur sélectionnée par P1 sera grande plus long sera le temps de charge/décharge de C3. Ensuite, U1b agit en tant que suiveur de tension et transmets la valeur de la tension aux bornes de C3 vers la sortie.
Si nous basculons SW1 sur la position Up, alors la diode D2 court-circuite dans un sens le potentiomètre P1 et le temps de décharge de C3 ne dépend plus que de R4 (10 ohms) et donc est quasi-instantané alors que le temps de charge rete dépendant de P1. Maintenant si nous basculons sur la position Down, alors c'est la diode D1 qui court-circuite P1, dans ce cas c'est le temps de charge qui devient instantané et le temps de décharge qui dépend de P1.

Mode GATED :
Maintenant intéressons nous au rôle joué par le transistor FET Q1. Dans cette configuration il se comporte comme un simple interrupteur monté en parallèle de P1. Quand une tension positive est appliqué sur la grille du FET, la résistance drain-source de Q1 chute à une valeur aux alentours de 50 ohms et donc court-circuite P1 qui devient inopérant. Maintenant, si nous appliquons une tension négative (ce qui est la situation par défaut) la résistance drain-source est de plusieurs dizaines de mégohms et donc est très grande par rapport à P1 qui de fait redevient actif. Par défaut quand aucun jack n'est inséré dans le socle GATE, R11 est connectée à l'entrée du comparateur U2, la tension positive qui en résulte est supérieure à celle définie par le pont diviseur de tensionR8-R9. En conséquence la sortie du comparateur se trouve à un potentiel négatif (proche de -14V) et donc ouvre le FET Q1, le portamento est actif. Similairement une tension nulle est appliquée au MOSFET Q2 (D4 bloque le potentiel négatif), en conséquence la résistance drain-source de Q2 est infinie et le courant qui circule au travers de R10 alimente la DEL LD1 qui va donc briller de mille feux !
Si un jack de contrôle est inséré dans le socle GATE et que la tension est de 0V (GATE OFF), la sortie du comparateur va basculer et une tension positive se trouvera appliquée aux grilles de Q1 et Q2. De fait, la résistance drain-source de Q1 et Q2 va devenir quasiment nulle. En conséquence P1 et LD1 se trouvent court-circuité, l'effete de portamento est inactif et la DEL éteinte. Si le signal de GATE passe à une tension positive, alors la sortie du comparateur devient négative et P1 redevient actif et la LD1 est allumée.

Mode LIN :
Dans ce mode U1a ne constitue plus un suiveur de tension d'entrée mais est également asservi par la tension de sortie du module, de ce fait la tension en sortie de U1a sera égale à la différence entre le signal d'entrée et le signal de sortie. Dans cette configuration le courant de charge/décharge de C3 ne dépend plus de la tension instantanée aux bornes de C3, ce courant reste donc constant. De ce fait la courbe de charge/décharge de C3 n'est plus logarithmique mais linéaire. Cependant, le FET Q1 doit être déconnecté du circuit car dans cette configuration particulière il ne se comporte plus comme un simple interrupteur. C'est pourquoi l'interrupteur SW2-2 déconnecte Q1 du circuit en mode linéaire.


Nom : Patrick Pseudo : Baronrouge Projet modulaire: JHC live lab Lieu : Toulon, France Site web : http://myspace.com/patjhc	Nom : Pseudo : Julien Projet modulaire: Lieu : France Site web :	Nom : Pseudo : Sebo Projet modulaire: Lieu : Argentine Site web :http://www.cosaquitosenglobo.com.ar

Nom : Frédéric Monti Pseudo : Zarko Projet modulaire: Lieu : Gardanne, France Site web :

Dual GATED SLEW

Schéma électronique

Circuit imprimé et disposition des composants

Liste des composants

Réglages

Références


Description