CLOCK DIVIDER

Ce module utilitaire est destiné à venir compléter des séquenceurs analogiques ou pour déclencher des évènements à intervalle régulier. Il est conçu pour délivrer jusqu'à trois signaux d'horloge à différents rythmes à partir d'une horloge maîtresse externe. Chaque canal permet de choisir on facteur de division propre : 1 (identique à l'horloge maîtresse), 2, 3, 4, 5, 6, 7 et 8.

LEs trois diviseurs peuvent être pilotés par une horloge unique connectée sur l'entrée IN #1, mais une seconde horloge peut-être également utiliser pour piloter les diviseurs 2 et 3 indépendamment du diviseur 1.

Les signaux des diviseurs sont disponibles sur les sorties OUT #1, OUT #2 et OUT #3, et chacune est dotée d'un DEL de visualisation du rythme.

Une entrée RESET permet de synchroniser les diviseurs. Notez que la forme et la durée d'impulsion sur les sorties sont les mêmes que celles du signal d'horloge en entrée.

Exemple de chronogramme, une horloge maîtresse, STEP #1 = 1/2, STEP #2 = 1/3, SETP #3 = 1/5

Comment ça marche :
Diviseur 1:
Le signal d'horloge en entrée est appliqué à trigger de Schmitt (Q1-Q2) qui convertit ce signal en un niveau logique convenable (0V ou 15V). Q1-Q2 constituent le trigger de Schmitt. R3,R4 sont des résistances de grande valeur de façon à maintenir une haute impédance d'entrée. La diode D1 protège le transistor d'entrée en cour-circuitant vers la masse les tensions négatives. Les niveaux logiques présents sur le collecteur de Q2 sont appliqués à la broche d'horloge (14) d'un compteur décimal CMOS classique (4017). La broche de comptage 0 (broche 3) du 4017 est connectée à l'entrée (D5) d'une porte logique ET formée par D4,D5 et R9. La deuxième entrée (D4) de la porte ET reçoit le signal d'horloge disponible sur le collecteur de Q2. Ainsi, la sortie du diviseur est façonnée par la largeur d'impulsion du signal d'horloge en entrée. Q3 agit comme un tampon et le signal de sortie est disponible au travers de la résistance R17 qui joue un rôle de protection et d'adaptation d'impédance. La DEL LD1 indique l'état de la sortie. Avec les valeurs montrées sur le schéma, le niveau logique haut de sortie est de 10V. Dans la situation où un niveau haut de 5V serait préféré il suffit d'ajouter la diode zéner optionnelle Z1 (5.1V), le circuit imprimé a été dessiné avec des emplacements pour ajouter les zéner optionnelles. Les autres broches de comptage du 4017 sont connectées à un commutateur rotatif à 8 positions dont le point commun est raccordé à l'entrée (D3) d'une porte logique OU formée par D2,D3 et R8. Cette porte OU est connectée à la broche de remise à zéro (RESET) du 4017 et sert à réinitialiser le comteur quand le nombre de pas choisi par le sélecteur rotatif est atteint. La seconde entrée (D2) de la porte OU est connectée à la sortie du sous-circuit constitué par Q10 et Q11. Ce sous-circuit sert à réinitialiser le compteur quand une impulsion externe de RAZ est appliquée sur la l'entrée RESET du module. L'entrée est appliquée sur la base de Q10. Le condensateur C10 dérive le signal logique et l'impulsion positive créée ainsi est mise en forme par Q11. Cette impulsion d'environ 1 ms est ensuite envoyée sur D2.

La consommation maximale de ce module est de 20mA (sur la ligne +15V).

Circuit imprimé et implantation des composants

Circuit imprimé

Implantation

Télécharger le schéma au format PDF

Télécharger le circuit imprimé au format PDF

ATTENTION! Le document est formaté pour être directement imprimé sur un mylar pour photogravure ou sur du papier "press & peel". Assurez-vous que la face imprimée soit appliquée sur la face cuivrée du C.I., le texte doit alors être lisible directement.

NOTE : n'oubliez pas de souder les trois petits fils à proximité des broches 14 d' U1,U2 et U3. De plus si vous souhaitez avoir des signaux de sortie calibrés sur 5V au lieu de 10V, n'oubliez pas de souder les diodes Zéner Z1,Z2 et Z3.

Liste des composants

référence	valeur	nombre
U1,U2,U3	4017 CMOS compteur décimal	3
Q1.....Q11	BC547	11
D1.....D16	1N4148	16
Z1....Z3	zéner 5.1V optionnelles	3
R1,R2	10 ohm 5%	2
R5,R12,R17,R24,R29,R36	220 ohm 5%	6
R8,R14,R20,R26,R32,R38	1K 5%	6
R13,R25,R37	1.5K 5%	3
R10,R22,R34	4.7K 5%	3
R41	10K 5%	1
R6,R7,R9,R18,R19,R21,R30,R31,R33,R42, R43	22K 5%	11
R39	100K 5%	1
R11,R23,R35	220K 5%	3
R3,R15,R27,R40	1M 5%	4
R4,R16,R28	1.2M 5%	3
C6	1nF to 2.2nF polyester	1
C3,C4,C5	100nF céramique multicouche	3
C1,C2	22µF/25V electrochimique	2
LD1,LD2,LD3	DEL rouge	3
Jk1...Jk6	socle jack 6.5 mm	6

Câblage

Face avant

Dessin de la façade

Télécharger le typon de sérigraphie en tant que fichier PDF

Télécharger le typon de sérigraphie en tant que fichier JPEG

Ce circuit ne requiert aucun réglage et doit marcher diectement.

La galerie des constructeurs
Voici des photographies des modules yusynth Minimoog VCF fabriqués par d'autres bricoleurs de par le monde.


Pseudo : Etaoin Projet : Casia MS01 Lieu : Utrecht, Pays Bas Site Web : www.casia.org/modular	Nom : David Wood Pseudo : Skrog Project : Skrog Productions Lieu : Galashiels , Scotland Site Web : www.myspace.com/skrogproductions	Pseudo : Zarko Projet : Casia MS01 Lieu : Gardanne, France Site Web :

Nom : Steven Brenner Pseudo : Projet modulaire: Lieu : Waterloo, Ontario, Canda Site web :

Diviseur d'horloge

Schéma électronique

Circuit imprimé et implantation des composants

Liste des composants

Réglages


Description